mirror of
https://github.com/yuzu-emu/unicorn.git
synced 2024-12-23 15:35:29 +00:00
target/arm: Implement VFP fp16 VCVT between float and integer
Backports 0094e9f475a5a742d10d2f1e1beceea82b69f982
This commit is contained in:
parent
ac9ae5cbe7
commit
f8241ae22f
|
@ -2892,6 +2892,36 @@ static bool trans_VCVT_dp(DisasContext *s, arg_VCVT_dp *a)
|
||||||
return true;
|
return true;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static bool trans_VCVT_int_hp(DisasContext *s, arg_VCVT_int_sp *a)
|
||||||
|
{
|
||||||
|
TCGv_i32 vm;
|
||||||
|
TCGv_ptr fpst;
|
||||||
|
TCGContext *tcg_ctx = s->uc->tcg_ctx;
|
||||||
|
|
||||||
|
if (!dc_isar_feature(aa32_fp16_arith, s)) {
|
||||||
|
return false;
|
||||||
|
}
|
||||||
|
|
||||||
|
if (!vfp_access_check(s)) {
|
||||||
|
return true;
|
||||||
|
}
|
||||||
|
|
||||||
|
vm = tcg_temp_new_i32(tcg_ctx);
|
||||||
|
neon_load_reg32(s, vm, a->vm);
|
||||||
|
fpst = fpstatus_ptr(tcg_ctx, FPST_FPCR_F16);
|
||||||
|
if (a->s) {
|
||||||
|
/* i32 -> f16 */
|
||||||
|
gen_helper_vfp_sitoh(tcg_ctx, vm, vm, fpst);
|
||||||
|
} else {
|
||||||
|
/* u32 -> f16 */
|
||||||
|
gen_helper_vfp_uitoh(tcg_ctx, vm, vm, fpst);
|
||||||
|
}
|
||||||
|
neon_store_reg32(s, vm, a->vd);
|
||||||
|
tcg_temp_free_i32(tcg_ctx, vm);
|
||||||
|
tcg_temp_free_ptr(tcg_ctx, fpst);
|
||||||
|
return true;
|
||||||
|
}
|
||||||
|
|
||||||
static bool trans_VCVT_int_sp(DisasContext *s, arg_VCVT_int_sp *a)
|
static bool trans_VCVT_int_sp(DisasContext *s, arg_VCVT_int_sp *a)
|
||||||
{
|
{
|
||||||
TCGContext *tcg_ctx = s->uc->tcg_ctx;
|
TCGContext *tcg_ctx = s->uc->tcg_ctx;
|
||||||
|
@ -3119,6 +3149,42 @@ static bool trans_VCVT_fix_dp(DisasContext *s, arg_VCVT_fix_dp *a)
|
||||||
return true;
|
return true;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
static bool trans_VCVT_hp_int(DisasContext *s, arg_VCVT_sp_int *a)
|
||||||
|
{
|
||||||
|
TCGv_i32 vm;
|
||||||
|
TCGv_ptr fpst;
|
||||||
|
|
||||||
|
if (!dc_isar_feature(aa32_fp16_arith, s)) {
|
||||||
|
return false;
|
||||||
|
}
|
||||||
|
|
||||||
|
if (!vfp_access_check(s)) {
|
||||||
|
return true;
|
||||||
|
}
|
||||||
|
|
||||||
|
fpst = fpstatus_ptr(tcg_ctx, FPST_FPCR_F16);
|
||||||
|
vm = tcg_temp_new_i32(tcg_ctx);
|
||||||
|
neon_load_reg32(s, vm, a->vm);
|
||||||
|
|
||||||
|
if (a->s) {
|
||||||
|
if (a->rz) {
|
||||||
|
gen_helper_vfp_tosizh(tcg_ctx, vm, vm, fpst);
|
||||||
|
} else {
|
||||||
|
gen_helper_vfp_tosih(tcg_ctx, vm, vm, fpst);
|
||||||
|
}
|
||||||
|
} else {
|
||||||
|
if (a->rz) {
|
||||||
|
gen_helper_vfp_touizh(tcg_ctx, vm, vm, fpst);
|
||||||
|
} else {
|
||||||
|
gen_helper_vfp_touih(tcg_ctx, vm, vm, fpst);
|
||||||
|
}
|
||||||
|
}
|
||||||
|
neon_store_reg32(s, vm, a->vd);
|
||||||
|
tcg_temp_free_i32(tcg_ctx, vm);
|
||||||
|
tcg_temp_free_ptr(tcg_ctx, fpst);
|
||||||
|
return true;
|
||||||
|
}
|
||||||
|
|
||||||
static bool trans_VCVT_sp_int(DisasContext *s, arg_VCVT_sp_int *a)
|
static bool trans_VCVT_sp_int(DisasContext *s, arg_VCVT_sp_int *a)
|
||||||
{
|
{
|
||||||
TCGContext *tcg_ctx = s->uc->tcg_ctx;
|
TCGContext *tcg_ctx = s->uc->tcg_ctx;
|
||||||
|
|
|
@ -210,6 +210,8 @@ VCVT_sp ---- 1110 1.11 0111 .... 1010 11.0 .... @vfp_dm_ds
|
||||||
VCVT_dp ---- 1110 1.11 0111 .... 1011 11.0 .... @vfp_dm_sd
|
VCVT_dp ---- 1110 1.11 0111 .... 1011 11.0 .... @vfp_dm_sd
|
||||||
|
|
||||||
# VCVT from integer to floating point: Vm always single; Vd depends on size
|
# VCVT from integer to floating point: Vm always single; Vd depends on size
|
||||||
|
VCVT_int_hp ---- 1110 1.11 1000 .... 1001 s:1 1.0 .... \
|
||||||
|
vd=%vd_sp vm=%vm_sp
|
||||||
VCVT_int_sp ---- 1110 1.11 1000 .... 1010 s:1 1.0 .... \
|
VCVT_int_sp ---- 1110 1.11 1000 .... 1010 s:1 1.0 .... \
|
||||||
vd=%vd_sp vm=%vm_sp
|
vd=%vd_sp vm=%vm_sp
|
||||||
VCVT_int_dp ---- 1110 1.11 1000 .... 1011 s:1 1.0 .... \
|
VCVT_int_dp ---- 1110 1.11 1000 .... 1011 s:1 1.0 .... \
|
||||||
|
@ -229,6 +231,8 @@ VCVT_fix_dp ---- 1110 1.11 1.1. .... 1011 .1.0 .... \
|
||||||
vd=%vd_dp imm=%vm_sp opc=%vcvt_fix_op
|
vd=%vd_dp imm=%vm_sp opc=%vcvt_fix_op
|
||||||
|
|
||||||
# VCVT float to integer (VCVT and VCVTR): Vd always single; Vd depends on size
|
# VCVT float to integer (VCVT and VCVTR): Vd always single; Vd depends on size
|
||||||
|
VCVT_hp_int ---- 1110 1.11 110 s:1 .... 1001 rz:1 1.0 .... \
|
||||||
|
vd=%vd_sp vm=%vm_sp
|
||||||
VCVT_sp_int ---- 1110 1.11 110 s:1 .... 1010 rz:1 1.0 .... \
|
VCVT_sp_int ---- 1110 1.11 110 s:1 .... 1010 rz:1 1.0 .... \
|
||||||
vd=%vd_sp vm=%vm_sp
|
vd=%vd_sp vm=%vm_sp
|
||||||
VCVT_dp_int ---- 1110 1.11 110 s:1 .... 1011 rz:1 1.0 .... \
|
VCVT_dp_int ---- 1110 1.11 110 s:1 .... 1011 rz:1 1.0 .... \
|
||||||
|
|
Loading…
Reference in a new issue