mirror of
https://github.com/yuzu-emu/unicorn.git
synced 2025-02-02 14:31:12 +00:00
tcg/ppc: Fully convert tcg_target_op_def
Backports commit 6cb3658a04149b2c1fb92e2ea9d2e2f6cecc0014 from qemu
This commit is contained in:
Richard Henderson
Lioncash
parent
3094e7927e
commit
d3b1c8d5a4
|
|
@ -2543,166 +2543,166 @@ static void tcg_out_op(TCGContext *s, TCGOpcode opc, const TCGArg *args,
|
||||||
}
|
}
|
||||||
}
|
}
|
||||||
|
|
||||||
static const TCGTargetOpDef ppc_op_defs[] = {
|
|
||||||
{ INDEX_op_exit_tb, { } },
|
|
||||||
{ INDEX_op_goto_tb, { } },
|
|
||||||
{ INDEX_op_br, { } },
|
|
||||||
|
|
||||||
{ INDEX_op_ld8u_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld8s_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld16u_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld16s_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld_i32, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_st8_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_st16_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_st_i32, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_add_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_mul_i32, { "r", "r", "rI" } },
|
|
||||||
{ INDEX_op_div_i32, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_divu_i32, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_sub_i32, { "r", "rI", "ri" } },
|
|
||||||
{ INDEX_op_and_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_or_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_xor_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_andc_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_orc_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_eqv_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_nand_i32, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_nor_i32, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_clz_i32, { "r", "r", "rZW" } },
|
|
||||||
{ INDEX_op_ctz_i32, { "r", "r", "rZW" } },
|
|
||||||
{ INDEX_op_ctpop_i32, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_shl_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_shr_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_sar_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_rotl_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_rotr_i32, { "r", "r", "ri" } },
|
|
||||||
|
|
||||||
{ INDEX_op_neg_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_not_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext8s_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext16s_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_bswap16_i32, { "r", "r" } },
|
|
||||||
{ INDEX_op_bswap32_i32, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_brcond_i32, { "r", "ri" } },
|
|
||||||
{ INDEX_op_setcond_i32, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_movcond_i32, { "r", "r", "ri", "rZ", "rZ" } },
|
|
||||||
|
|
||||||
{ INDEX_op_deposit_i32, { "r", "0", "rZ" } },
|
|
||||||
{ INDEX_op_extract_i32, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_muluh_i32, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_mulsh_i32, { "r", "r", "r" } },
|
|
||||||
|
|
||||||
#if TCG_TARGET_REG_BITS == 64
|
|
||||||
{ INDEX_op_ld8u_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld8s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld16u_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld16s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld32u_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld32s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ld_i64, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_st8_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_st16_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_st32_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_st_i64, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_add_i64, { "r", "r", "rT" } },
|
|
||||||
{ INDEX_op_sub_i64, { "r", "rI", "rT" } },
|
|
||||||
{ INDEX_op_and_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_or_i64, { "r", "r", "rU" } },
|
|
||||||
{ INDEX_op_xor_i64, { "r", "r", "rU" } },
|
|
||||||
{ INDEX_op_andc_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_orc_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_eqv_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_nand_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_nor_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_clz_i64, { "r", "r", "rZW" } },
|
|
||||||
{ INDEX_op_ctz_i64, { "r", "r", "rZW" } },
|
|
||||||
{ INDEX_op_ctpop_i64, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_shl_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_shr_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_sar_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_rotl_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_rotr_i64, { "r", "r", "ri" } },
|
|
||||||
|
|
||||||
{ INDEX_op_mul_i64, { "r", "r", "rI" } },
|
|
||||||
{ INDEX_op_div_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_divu_i64, { "r", "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_neg_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_not_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext8s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext16s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext32s_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_ext_i32_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_extu_i32_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_bswap16_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_bswap32_i64, { "r", "r" } },
|
|
||||||
{ INDEX_op_bswap64_i64, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_brcond_i64, { "r", "ri" } },
|
|
||||||
{ INDEX_op_setcond_i64, { "r", "r", "ri" } },
|
|
||||||
{ INDEX_op_movcond_i64, { "r", "r", "ri", "rZ", "rZ" } },
|
|
||||||
|
|
||||||
{ INDEX_op_deposit_i64, { "r", "0", "rZ" } },
|
|
||||||
{ INDEX_op_extract_i64, { "r", "r" } },
|
|
||||||
|
|
||||||
{ INDEX_op_mulsh_i64, { "r", "r", "r" } },
|
|
||||||
{ INDEX_op_muluh_i64, { "r", "r", "r" } },
|
|
||||||
#endif
|
|
||||||
|
|
||||||
#if TCG_TARGET_REG_BITS == 32
|
|
||||||
{ INDEX_op_brcond2_i32, { "r", "r", "ri", "ri" } },
|
|
||||||
{ INDEX_op_setcond2_i32, { "r", "r", "r", "ri", "ri" } },
|
|
||||||
#endif
|
|
||||||
|
|
||||||
#if TCG_TARGET_REG_BITS == 64
|
|
||||||
{ INDEX_op_add2_i64, { "r", "r", "r", "r", "rI", "rZM" } },
|
|
||||||
{ INDEX_op_sub2_i64, { "r", "r", "rI", "rZM", "r", "r" } },
|
|
||||||
#else
|
|
||||||
{ INDEX_op_add2_i32, { "r", "r", "r", "r", "rI", "rZM" } },
|
|
||||||
{ INDEX_op_sub2_i32, { "r", "r", "rI", "rZM", "r", "r" } },
|
|
||||||
#endif
|
|
||||||
|
|
||||||
#if TCG_TARGET_REG_BITS == 64
|
|
||||||
{ INDEX_op_qemu_ld_i32, { "r", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i32, { "S", "S" } },
|
|
||||||
{ INDEX_op_qemu_ld_i64, { "r", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i64, { "S", "S" } },
|
|
||||||
#elif TARGET_LONG_BITS == 32
|
|
||||||
{ INDEX_op_qemu_ld_i32, { "r", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i32, { "S", "S" } },
|
|
||||||
{ INDEX_op_qemu_ld_i64, { "L", "L", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i64, { "S", "S", "S" } },
|
|
||||||
#else
|
|
||||||
{ INDEX_op_qemu_ld_i32, { "r", "L", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i32, { "S", "S", "S" } },
|
|
||||||
{ INDEX_op_qemu_ld_i64, { "L", "L", "L", "L" } },
|
|
||||||
{ INDEX_op_qemu_st_i64, { "S", "S", "S", "S" } },
|
|
||||||
#endif
|
|
||||||
|
|
||||||
{ INDEX_op_mb, { } },
|
|
||||||
{ -1 },
|
|
||||||
};
|
|
||||||
|
|
||||||
static const TCGTargetOpDef *tcg_target_op_def(TCGOpcode op)
|
static const TCGTargetOpDef *tcg_target_op_def(TCGOpcode op)
|
||||||
{
|
{
|
||||||
int i, n = ARRAY_SIZE(ppc_op_defs);
|
static const TCGTargetOpDef r = { 0, { "r" } };
|
||||||
|
static const TCGTargetOpDef r_r = { 0, { "r", "r" } };
|
||||||
|
static const TCGTargetOpDef r_L = { 0, { "r", "L" } };
|
||||||
|
static const TCGTargetOpDef S_S = { 0, { "S", "S" } };
|
||||||
|
static const TCGTargetOpDef r_ri = { 0, { "r", "ri" } };
|
||||||
|
static const TCGTargetOpDef r_r_r = { 0, { "r", "r", "r" } };
|
||||||
|
static const TCGTargetOpDef r_L_L = { 0, { "r", "L", "L" } };
|
||||||
|
static const TCGTargetOpDef L_L_L = { 0, { "L", "L", "L" } };
|
||||||
|
static const TCGTargetOpDef S_S_S = { 0, { "S", "S", "S" } };
|
||||||
|
static const TCGTargetOpDef r_r_ri = { 0, { "r", "r", "ri" } };
|
||||||
|
static const TCGTargetOpDef r_r_rI = { 0, { "r", "r", "rI" } };
|
||||||
|
static const TCGTargetOpDef r_r_rT = { 0, { "r", "r", "rT" } };
|
||||||
|
static const TCGTargetOpDef r_r_rU = { 0, { "r", "r", "rU" } };
|
||||||
|
static const TCGTargetOpDef r_rI_ri = { 0, { "r", "rI", "ri" } };
|
||||||
|
static const TCGTargetOpDef r_rI_rT = { 0, { "r", "rI", "rT" } };
|
||||||
|
static const TCGTargetOpDef r_r_rZW = { 0, { "r", "r", "rZW" } };
|
||||||
|
static const TCGTargetOpDef L_L_L_L = { 0, { "L", "L", "L", "L" } };
|
||||||
|
static const TCGTargetOpDef S_S_S_S = { 0, { "S", "S", "S", "S" } };
|
||||||
|
static const TCGTargetOpDef movc = { 0, { "r", "r", "ri", "rZ", "rZ" } };
|
||||||
|
static const TCGTargetOpDef dep = { 0, { "r", "0", "rZ" } };
|
||||||
|
static const TCGTargetOpDef br2 = { 0, { "r", "r", "ri", "ri" } };
|
||||||
|
static const TCGTargetOpDef setc2 = { 0, { "r", "r", "r", "ri", "ri" } };
|
||||||
|
static const TCGTargetOpDef add2 = { 0, { "r", "r", "r", "r", "rI", "rZM" } };
|
||||||
|
static const TCGTargetOpDef sub2 = { 0, { "r", "r", "rI", "rZM", "r", "r" } };
|
||||||
|
|
||||||
for (i = 0; i < n; ++i) {
|
switch (op) {
|
||||||
if (ppc_op_defs[i].op == op) {
|
case INDEX_op_goto_ptr:
|
||||||
return &ppc_op_defs[i];
|
return &r;
|
||||||
}
|
case INDEX_op_ld8u_i32:
|
||||||
}
|
case INDEX_op_ld8s_i32:
|
||||||
|
case INDEX_op_ld16u_i32:
|
||||||
|
case INDEX_op_ld16s_i32:
|
||||||
|
case INDEX_op_ld_i32:
|
||||||
|
case INDEX_op_st8_i32:
|
||||||
|
case INDEX_op_st16_i32:
|
||||||
|
case INDEX_op_st_i32:
|
||||||
|
case INDEX_op_ctpop_i32:
|
||||||
|
case INDEX_op_neg_i32:
|
||||||
|
case INDEX_op_not_i32:
|
||||||
|
case INDEX_op_ext8s_i32:
|
||||||
|
case INDEX_op_ext16s_i32:
|
||||||
|
case INDEX_op_bswap16_i32:
|
||||||
|
case INDEX_op_bswap32_i32:
|
||||||
|
case INDEX_op_extract_i32:
|
||||||
|
case INDEX_op_ld8u_i64:
|
||||||
|
case INDEX_op_ld8s_i64:
|
||||||
|
case INDEX_op_ld16u_i64:
|
||||||
|
case INDEX_op_ld16s_i64:
|
||||||
|
case INDEX_op_ld32u_i64:
|
||||||
|
case INDEX_op_ld32s_i64:
|
||||||
|
case INDEX_op_ld_i64:
|
||||||
|
case INDEX_op_st8_i64:
|
||||||
|
case INDEX_op_st16_i64:
|
||||||
|
case INDEX_op_st32_i64:
|
||||||
|
case INDEX_op_st_i64:
|
||||||
|
case INDEX_op_ctpop_i64:
|
||||||
|
case INDEX_op_neg_i64:
|
||||||
|
case INDEX_op_not_i64:
|
||||||
|
case INDEX_op_ext8s_i64:
|
||||||
|
case INDEX_op_ext16s_i64:
|
||||||
|
case INDEX_op_ext32s_i64:
|
||||||
|
case INDEX_op_ext_i32_i64:
|
||||||
|
case INDEX_op_extu_i32_i64:
|
||||||
|
case INDEX_op_bswap16_i64:
|
||||||
|
case INDEX_op_bswap32_i64:
|
||||||
|
case INDEX_op_bswap64_i64:
|
||||||
|
case INDEX_op_extract_i64:
|
||||||
|
return &r_r;
|
||||||
|
|
||||||
|
case INDEX_op_add_i32:
|
||||||
|
case INDEX_op_and_i32:
|
||||||
|
case INDEX_op_or_i32:
|
||||||
|
case INDEX_op_xor_i32:
|
||||||
|
case INDEX_op_andc_i32:
|
||||||
|
case INDEX_op_orc_i32:
|
||||||
|
case INDEX_op_eqv_i32:
|
||||||
|
case INDEX_op_shl_i32:
|
||||||
|
case INDEX_op_shr_i32:
|
||||||
|
case INDEX_op_sar_i32:
|
||||||
|
case INDEX_op_rotl_i32:
|
||||||
|
case INDEX_op_rotr_i32:
|
||||||
|
case INDEX_op_setcond_i32:
|
||||||
|
case INDEX_op_and_i64:
|
||||||
|
case INDEX_op_andc_i64:
|
||||||
|
case INDEX_op_shl_i64:
|
||||||
|
case INDEX_op_shr_i64:
|
||||||
|
case INDEX_op_sar_i64:
|
||||||
|
case INDEX_op_rotl_i64:
|
||||||
|
case INDEX_op_rotr_i64:
|
||||||
|
case INDEX_op_setcond_i64:
|
||||||
|
return &r_r_ri;
|
||||||
|
case INDEX_op_mul_i32:
|
||||||
|
case INDEX_op_mul_i64:
|
||||||
|
return &r_r_rI;
|
||||||
|
case INDEX_op_div_i32:
|
||||||
|
case INDEX_op_divu_i32:
|
||||||
|
case INDEX_op_nand_i32:
|
||||||
|
case INDEX_op_nor_i32:
|
||||||
|
case INDEX_op_muluh_i32:
|
||||||
|
case INDEX_op_mulsh_i32:
|
||||||
|
case INDEX_op_orc_i64:
|
||||||
|
case INDEX_op_eqv_i64:
|
||||||
|
case INDEX_op_nand_i64:
|
||||||
|
case INDEX_op_nor_i64:
|
||||||
|
case INDEX_op_div_i64:
|
||||||
|
case INDEX_op_divu_i64:
|
||||||
|
case INDEX_op_mulsh_i64:
|
||||||
|
case INDEX_op_muluh_i64:
|
||||||
|
return &r_r_r;
|
||||||
|
case INDEX_op_sub_i32:
|
||||||
|
return &r_rI_ri;
|
||||||
|
case INDEX_op_add_i64:
|
||||||
|
return &r_r_rT;
|
||||||
|
case INDEX_op_or_i64:
|
||||||
|
case INDEX_op_xor_i64:
|
||||||
|
return &r_r_rU;
|
||||||
|
case INDEX_op_sub_i64:
|
||||||
|
return &r_rI_rT;
|
||||||
|
case INDEX_op_clz_i32:
|
||||||
|
case INDEX_op_ctz_i32:
|
||||||
|
case INDEX_op_clz_i64:
|
||||||
|
case INDEX_op_ctz_i64:
|
||||||
|
return &r_r_rZW;
|
||||||
|
case INDEX_op_brcond_i32:
|
||||||
|
case INDEX_op_brcond_i64:
|
||||||
|
return &r_ri;
|
||||||
|
case INDEX_op_movcond_i32:
|
||||||
|
case INDEX_op_movcond_i64:
|
||||||
|
return &movc;
|
||||||
|
case INDEX_op_deposit_i32:
|
||||||
|
case INDEX_op_deposit_i64:
|
||||||
|
return &dep;
|
||||||
|
case INDEX_op_brcond2_i32:
|
||||||
|
return &br2;
|
||||||
|
case INDEX_op_setcond2_i32:
|
||||||
|
return &setc2;
|
||||||
|
case INDEX_op_add2_i64:
|
||||||
|
case INDEX_op_add2_i32:
|
||||||
|
return &add2;
|
||||||
|
case INDEX_op_sub2_i64:
|
||||||
|
case INDEX_op_sub2_i32:
|
||||||
|
return &sub2;
|
||||||
|
case INDEX_op_qemu_ld_i32:
|
||||||
|
return (TCG_TARGET_REG_BITS == 64 || TARGET_LONG_BITS == 32
|
||||||
|
? &r_L : &r_L_L);
|
||||||
|
case INDEX_op_qemu_st_i32:
|
||||||
|
return (TCG_TARGET_REG_BITS == 64 || TARGET_LONG_BITS == 32
|
||||||
|
? &S_S : &S_S_S);
|
||||||
|
case INDEX_op_qemu_ld_i64:
|
||||||
|
return (TCG_TARGET_REG_BITS == 64 ? &r_L
|
||||||
|
: TARGET_LONG_BITS == 32 ? &L_L_L : &L_L_L_L);
|
||||||
|
case INDEX_op_qemu_st_i64:
|
||||||
|
return (TCG_TARGET_REG_BITS == 64 ? &S_S
|
||||||
|
: TARGET_LONG_BITS == 32 ? &S_S_S : &S_S_S_S);
|
||||||
|
default:
|
||||||
return NULL;
|
return NULL;
|
||||||
}
|
}
|
||||||
|
}
|
||||||
|
|
||||||
static void tcg_target_init(TCGContext *s)
|
static void tcg_target_init(TCGContext *s)
|
||||||
{
|
{
|
||||||
|
|
|
||||||
Loading…
Reference in a new issue